兆易创新
数字设计工程师-2027届校招
RESPONSIBILITIES
岗位职责
参与芯片需求规格的学习与理解,并完成相关模块的设计方案;
负责相关模块的RTL设计代码实现;
搭建验证环境、编写测试激励,完成模块级验证工作;
参与芯片开发的部分流程并支持芯片顺利Tape-out,包括不限于:LINT/CDC/RDC/FPGA/DFT/SYN/Formal Verification/PNR support/ATPG gen/STA/等;
协助AE/TE工程师完成芯片的测试;
参与相关芯片的客户支持
REQUIREMENTS
任职要求
微电子、集成电路等电子类专业研究生及以上学历;
了解集成电路CMOS电路基础知识;
熟悉Verilog/System Verilog, 能使用Makefile/Perl/Python等编程语言;
有Linux下主流数字IC设计和验证相关工具使用经验;
熟悉以下一种或多种外设协议:I2C/I3C/SPI/UART /LIN/CAN/AHB/APB/etc.;
具有电源类数模混合项目经验更佳;
具有良好的沟通能力、学习能力、分析能力和团队合作能力
信息来自企业官方招聘渠道
OfferSeek 对公开岗位信息进行聚合、去重和结构化整理,最终申请以企业官方页面为准。
