Emulation 验证工程师（CPU 方向）(J11070)

负责 CPU/SoC 在硬件仿真平台（CadencePalladiumZ3/Z2/Z1，或 ZeBu、Veloce 等同类 平台）上的验证环境搭建与维护

搭建并持续优化 emulation 编译流程：增量编译、XMR（扩展内存访问）、设计分区与 容量规划，缩短 compileturnaround

负责 testbench 集成架构：UVMco-simulation（testbench 跑在仿真器侧、DUT 跑在 emulator 上）、transactor/事务级接口模型开发与集成

集成 SpeedBridge 适配器等接口方案，完成 DDR、PCIe、以太网等高速接口的速率适 配与调试

负责长周期验证场景：boot 测试、随机回归、压力测试、竞态场景等 RTL 仿真跑不动 的用例

支撑软件团队 pre-siliconsoftwarebring-up：bootrom/固件/驱动/OS 提前在 emulator 上开 发调试

搭建 hybrid emulation 环境：emulator 与虚拟原型联合仿真（cosim）

深度使用硬件调试特性：checkpoint/restore（断点回滚复现）、免重编译探针、存储器 实时读写、波形抓取（SimVision/Indago 或 Verdi）

负责 emulation 资源与 job 调度管理、runtime 性能调优，提升平台利用率

用 Python/TCL/Makefile/Perl 开发编译-运行-回归自动化流程

本科及以上，微电子/EE/计算机相关，5 年以上验证经验，其中 3 年以上 emulation 平 台经验

精通 Cadence Palladium 平台（编译流程、运行管理、调试工具链）；或有 ZeBu、Veloce 等同类平台深度使用经验

精通 SystemVerilog/UVM，理解 co-simulation 架构（testbench 与 DUT 的部署划分、时 钟同步机制）

有 transactor/事务级接口模型集成或开发经验

具备 RTL 阅读能力，能区分设计缺陷与平台/环境问题

熟悉 CPU 微架构：流水线、Cache/MMU、一致性总线（CHI/AXI）、DDR/PCIe 接口协 议

熟练 Python/TCL/Shell 脚本开发

良好的跨团队协作能力，能够对接 DV、设计、软件三个团队 加分项

有 CPU/大 SoC 完整 emulationbring-up 经验（OS 在 emulator 上跑通)

有 checkpoint/restore 用于竞态复现、随机失败 debug 的实战经验

有 lockstep 验证经验（emulator 与 RTL 仿真器逐周期比对）

有 UVMtestbench 向 emulation 迁移的改造经验

有多用户仿真 farm（job 调度、容量管理）运维经验

兼具 FPGA 原型验证经验