浙江赛思电子科技股份有限公司
FPGA逻辑开发
RESPONSIBILITIES
岗位职责
负责FPGA的逻辑设计、仿真、综合、实现和时序收敛。
根据系统需求，完成FPGA模块的RTL代码编写和功能验证。
在FPGA原型平台上进行系统功能验证和性能调试。
与软硬件工程师协作，完成系统联调和问题定位。
编写FPGA设计相关的技术文档。
REQUIREMENTS
任职要求
电子、通信、计算机等相关专业，硕士及以上学历。
扎实的数模电路和信号与系统基础知识。
熟练使用Verilog/VHDL语言，熟悉Xilinx/Altera FPGA开发流程。
熟练使用Vivado/Quartus、Modelsim等开发仿真工具。
熟悉常用接口协议（如PCIe，DDR，Ethernet，SRIO等）者优先。
具备良好的逻辑分析能力、沟通能力和团队合作精神。
信息来自企业官方招聘渠道
OfferSeek 对公开岗位信息进行聚合、去重和结构化整理，最终申请以企业官方页面为准。