ATE测试工程师-福州

基于 Teradyne UltraFlexPlus(IGXL)/ Advantest 93K EXA (SmarTest8)，负责数字 SoC 芯片 CP / FT 测试程序的开发、调试、验证与量产导入，覆盖 Scan/ATPG、at-speed、BIST、JTAG、PHY 等向量的 ATE 实现与优化。

与 DFT、芯片设计团队协作，定义扫描测试、at-speed、MBIST、JTAG 测试方案，在测试覆盖率、测试时间与硬件成本之间取得平衡。

主导车规项目的测试方案设计：三温（高温 / 常温 / 低温）与多电压 corner 测试、Vmin / Fmax 裕量扫描、IDDQ 筛选，以及 HTOL / ELFR / HAST / BI 等可靠性验证的样品测试支持。

负责测试硬件（HTOL ，bhast，Load Board、Probe Card、Socket）的规格定义、设计评审、调试与验收，主导硬件相关异常的根因定位。

负责量产阶段的测试维护与持续改善：STDF / datalog 数据分析、低良率与异常 bin 处理、客退/可靠性失效分析，推动测试时间缩减（TTR）与测试成本下降

本科及以上学历，微电子、电子工程、自动化、通信、计算机等相关专业。 2、3 年以上半导体 ATE 测试经验，深入理解ATE测试设备原理，精通ATE测试开发流程。

熟悉Teradyne UltraFlexPlus（IG-XL），或Advantest 93K EXA（Smar Test8），具备独立完成测试程序开发与调试的经验。 若熟悉长川D9016更佳。

具备车规芯片（AEC-Q100）测试经验，了解三温测试、可靠性验证流程、PPM / DPPM 管控，以及 PAT、SBL 等统计筛选方法。

至少掌握 C/C++、VB、JAVA、Python、Perl 中的一种，具备自动化测试脚本或工具开发能力。

熟悉 STDF / datalog 数据分析方法，具备良率分析、SPC、GR&R 与 CP / FT correlation 的实践经验。

了解 DDR、SerDes、PCIe、MIPI 等高速接口的测试原理（BIST、loopback、training等）。

具备良好的跨团队沟通能力、文档习惯与抗压能力，能适应多项目并行与车规项目的节奏要求