高级版图设计工程师

协助项目经理完成schematic（原理图）进行整体floorplan（版图规划），工作评估，合理分配，确保按时完成TOP版图工作。

在SMIC 22nm/28nm工艺上做过高速AD/DA chip版图，且有tape out经验。

熟练掌握Cadence等EDA工具，能独立debug版图出现的所有问题。

规划版图floorplan（版图规划），合理利用版图空间，提升集成度与电路性能。

与设计工程师有效合作，优化版图确保电路性能最优化。

撰写设计开发文档、验证报告。

微电子专业本科，从事模拟/数模混合layout工作6年以上，担任过项目版图leader，有独立完成大规模TOP版图的能力。

充分研究设计规则，避免ESD、闩锁效应及其他寄生影响。

熟悉相关EDA工具，如cadence virtuoso calibre等。

工作积极主动、吃苦耐劳，具有良好的学习能力、沟通能力、团队合作精神。

有SMIC 018工艺chip经验者优先。