软硬件协同设计工程师

协助研究先进 AI/ML 工作负载特性，针对大模型推理（Transformer）做负载数据分析，统计算子特征、访存行为、计算瓶颈，输出负载分析报告。

参与软硬件协同设计循环：协助收集负载侧需求，参与微架构、RISC‑V 扩展指令方案的讨论与评审，整理方案利弊、约束条件，辅助提出加速优化思路。

协助开展性能建模与仿真工作，基于 ISS、性能仿真工具完成实验，采集性能数据，做数据统计、对比分析，协助评估微架构 / 指令特性带来的推理收益。

协同 ISS 仿真、编译器、算子团队，复现问题、整理实验数据，协助验证新指令、微架构特性的可行性。

跟踪 AI 芯片、大模型推理、RISC‑V 扩展指令相关前沿技术，完成技术调研与文档整理

硕士，计算机、微电子、电子信息、人工智能等相关专业，2026/2027 届应届毕业生。

扎实计算机体系结构基础，理解 CPU/NPU 基础架构、存储层次、流水线概念；了解 RISC‑V 指令集优先。

理解 Transformer 大模型推理基本原理，熟悉 LLM 常见算子实现，能够读懂推理执行流程。

熟练 C/C++，会使用 Python 完成数据分析、自动化脚本编写。

具备仿真、性能建模、体系结构相关项目 / 毕设经历，能够看懂汇编指令。 加分项

毕设 / 项目涉及 RISC‑V、ISS 仿真、Spike/Gem5/QEMU 等仿真工具。

了解 AI 编译器（MLIR/LLVM）、算子库，理解算子到硬件指令映射。

有大模型推理部署、性能调优相关实践经验。 接触过 NPU/GPU AI 加速芯片相关研究