博士后（先进芯片工艺ESD器件技术开发方向）(J14817)

负责适用先进存储芯片工艺的SCR等类型的ESD 防护器件结构设计与工艺开发；

研究 SCR 导通/关断/闩锁物理机制，建立"工艺偏差—ESD 性能"关联模型，量化工艺波动对 ESD 失效裕度的影响；

完成器件试制、ESD 测试与可靠性验证，形成 ESD 设计规则库；

协同电路/I-O 团队完成防护结构集成验证，输出设计文档与规则库，发表高水平论文并申请专利，完成博士后研究目标。

微电子、集成电路工程、半导体物理等相关专业，研究方向与功率器件、ESD 防护器件、半导体器件或晶圆工艺/表征相关；

精通半导体器件物理，熟练 HSPICE 等仿真工具，具备器件结构设计与测试结构试制/测试实操经验；

熟悉 ESD 防护机理与测试标准，具有 SCR/ESD 二极管设计或 ESD 器件开发经验者优先；

发表过高水平学术论文，具有强烈的科研兴趣和创新精神，治学严谨，具备良好的团队协作与沟通表达能力。