豪威科技（上海）有限公司
Digital Design Engineer （Shitong)(J11900)
RESPONSIBILITIES
岗位职责
负责模块设计，撰写文档
负责制定模块验证计划、仿真及分析验证覆盖率
负责synthesis等design flow方面的工作
负责模块的FPGA原型验证
REQUIREMENTS
任职要求
熟悉计算机体系结构，熟悉ASIC设计流程
熟练掌握Verilog硬件设计语言、RTL设计方法学，熟练使用各种常用的仿真工具
理解逻辑综合、时序分析、形式验证等基本概念
熟练掌握C/C++语言，能使用C语言对硬件建模，协同硬件仿真
信息来自企业官方招聘渠道
OfferSeek 对公开岗位信息进行聚合、去重和结构化整理，最终申请以企业官方页面为准。