Digital Verification Engineer-Shitong(J11901)

负责制定模块和系统验证计划，并根据计划开发验证环境，编写测试用例，完成验证需求；

负责debug定位问题，并完成对应覆盖率的分析；

负责完成相关验证后撰写验证报告；

负责和FPGA、软件和设计工程师一起合作完成全流程验证；

熟悉完整的模块和系统验证流程，了解集成电路设计流程，有基本的数字电路基础；

熟练掌握System Verilog和SVA高级验证语言，并熟练应用System Verilog和UVM验证方法学进行验证模型的开发；

熟悉VCS、IRUN、Debussy、Verdi等仿真调试相关工具，至少熟悉一种编程语言(Perl/Python/Shell等)，并有一定的脚本编写能力；

熟悉AMBA总线、SPI/UART/I2C/SDIO等外设接口协议的优先考虑。