32数字电路设计工程师（2027届校招）

1. 01

   参与芯片规格制定与整体架构设计，负责数字电路模块（如SPI、数字信号处理、高速接口、CPU等）的方案设计、详细设计及RTL实现，承担通信基带处理器模块设计、SOC芯片架构设计与IP集成；

2. 02

   理解通信算法，负责物理层（PHY）的ASIC实现，完成RTL与算法的比特精确（bit-match）验证，负责modem的数字算法设计和实现（包括C语言/Matlab实现），涉及以太网通信协议和算法实现、FPGA算法加速、加解密等；

3. 03

   完成RTL编码、功能仿真、FPGA验证、综合（DC）、时序分析（STA）、形式验证（FM）等全流程设计工作，完成数字模块/SOC系统的IP集成，保证功能正确与性能达标，进行性能/功耗/面积（PPA）优化；

4. 04

   支持数模混合仿真与芯片测试，协助FPGA原型验证测试、芯片样片回片调试及问题定位，流片后支持bringup、特性测试（char）、量产测试计划及NPI导入；

5. 05

   与验证、后端、固件、算法团队协同完成芯片集成、联调与版本收敛，编写设计文档、维护设计规范；

6. 06

   参与技术预言项目，与高校或其他产品线合作。

1. 01

   具有良好的思想品德和个人素养，认同国家电网有限公司和智芯公司企业文化及核心价值观，身心健康，诚实守信，无不良记录；

2. 02

   具备扎实的数字集成电路知识，通信原理、数字信号处理基础扎实；

3. 03

   掌握下变频、FIR、CORDIC、Viterbi等算法；掌握数字设计基础，掌握CDC时钟域处理、FIFO、状态机、时序优化、复位设计等核心技术；

4. 04

   精通编程语言，能熟练使用Verilog/SystemVerilog RTL进行设计；精通脚本语言，掌握Python/Perl/Tcl等，用于自动化与流程提效；熟练使用EDA工具，Synopsys工具链（VCS/Verdi/Spyglass/DC/FM）；

5. 05

   具备良好的团队协作与沟通能力，责任心强，具备良好的学习能力和抗压能力，严谨踏实，注重设计质量与流片成功率；

6. 06

   具备有线通信芯片（PLC、以太网交换机、PON等）或无线通信（modem/基带）实际项目经验，有流片/FPGA相关经验者优先。

招聘部门：北京智芯半导体科技有限公司

岗位类别：硬件研发

工作地点：北京