芯片数字设计工程师

主导高性能/低功耗微架构设计，解决跨模块数据通路、时序收敛、低功耗策略等系统级难点。

指导团队完成关键模块 RTL 设计，推动 DV/PD/DFT/架构/软件多团队协同，确保从设计到量产的稳定可控。

参与 Pre-silicon 建模与 Post-silicon 调试，对性能、面积、功耗（PPA）结果负责。

提炼方法论、构建技术规范，提升团队整体设计能力与交付质量。

对外参与技术交流与标准推动，提升公司在数字 IC 设计领域的行业影响力。

10 年以上数字 IC 设计经验，主导过 CPU / DSP / NPU / 大型 SoC 重要项目，有可验证成果。

精通微架构、RTL、跨时钟域、高速数据通路、低功耗设计与时序优化。

熟悉 DV、PD、DFT 流程，具备从架构到量产的全链路把控能力。

具备牵引重大项目落地的能力，能带领大型技术团队攻坚复杂系统。

在行业内有一定知名度或影响力，具备技术发表、专利或标准化贡献者优先。