资深数字验证工程师

负责复杂数字模块或子系统的验证方案制定、环境搭建与覆盖率提升，确保设计功能符合规格要求。

基于 UVM/SV 构建验证平台，包括激励生成、参考模型、Scoreboard、Checker 等关键组件。

主导模块级与子系统级的 Testplan 设计、随机和定向用例开发，推动覆盖率闭环。

负责定位与分析仿真问题，跨团队协作（前端设计/架构/PD/DFT）推动问题根因定位与修复。

支持 Gate-level 仿真（GLS）、低功耗验证（UPF）、CDC/RDC 检查以及基本形式验证工作。

5 年以上数字验证经验，有 CPU / DSP / NPU / SoC 方向的复杂模块验证经历者优先。

熟练掌握 SystemVerilog / UVM，具备搭建完整验证平台与独立完成 Testplan 的能力。

熟悉随机验证方法、覆盖率驱动验证、断言（SVA）、Checker/Scoreboard 等关键机制。

能熟练定位仿真问题，具备阅读 RTL、分析波形与跨团队沟通根因的能力。

了解 STA、Lint、CDC、低功耗 UPF 基础流程，具备多团队协同经验。

对工具链优化、脚本自动化（Python/Perl/Shell）有实际使用经验者优先。