【2027校招】数字后端设计工程师

1. 01

   参与芯片数字后端设计全流程，包括布局规划、时钟树综合、布线、时序收敛、功耗优化及物理验证等。

2. 02

   使用业界主流EDA工具（如Innovus/ICC2, PrimeTime, StarRC，Calibre等）完成芯片从Netlist到GDSII的交付。

3. 03

   协同前端设计团队完成时序、功耗和面积（PPA）优化，确保设计满足性能要求。

4. 04

   解决设计中的DRC、LVS、IR Drop、EM等物理实现问题。

5. 05

   探索先进工艺节点（如7nm/5nm及以下）下的后端设计方法学与流程优化。

1. 01

   必备条件： - 微电子/电子工程/计算机等相关专业2026届应届毕业生。 - 熟悉数字IC设计流程，了解Verilog/VHDL基础知识。 - 掌握静态时序分析（STA）基础概念，熟悉时序约束（SDC）。 - 熟悉Linux操作环境及脚本语言（Tcl/Python/Perl等）。 -了解DFT相关知识 - 具备良好的团队协作能力和问题解决能力。

2. 02

   优先条件： - 有数字后端项目经验（如学术课题、竞赛或实习经历）。 - 了解低功耗设计方法（UPF/CPF）。 - 熟悉先进工艺下的物理设计挑战（如FinFET技术）。

招聘部门：芯片研发

招聘人数：若干

岗位类别：芯片研发

工作地点：上海市