高级硬件工程师(J11670)

负责硬件平台整体开发，含系统电路设计、车载芯片选型、差分链路阻抗匹配、变压器/共模电感、终端匹配、ESD防护全套方案设计；

负责芯片IP级可靠性验证，包括时钟、电源、IO、PGA、ADC等模拟模块的极限工况验证，涵盖上电时序、IO电平兼容、高温稳定性、Latch-up、超频可靠性，输出芯片应用约束与硬件避坑规范；

负责硬件SI/PI、EMC设计与落地，包含高速布线约束、回流控制、接地分层、屏蔽设计、滤波网络设计，解决辐射、传导、串扰、地弹噪声等问题；

主导产品芯片级&模组级EMC测试对接与问题整改，熟悉CISPR25、ISO7637、EFT、DPI、BCI、辐射骚扰、静电、浪涌等全套车规EMC测试项目，能独立完成故障定位、根因分析、整改方案落地。

本科5年或硕士3年及以上硬件开发或者芯片验证经验，有量产经验优先；

熟悉模拟IP特性，验证方法，问题跟踪至闭环解决关闭，以及评估各IP对系统可能的影响；

精通EMC底层机理，掌握全套EMC标准与整改逻辑：熟练搞定CISPR25辐射/传导、ISO7637脉冲干扰、EFT、DPI、BCI、ESD、浪涌等问题，能独立定位干扰源、传播路径、给出根治方案；

具备丰富量产问题排查经验，擅长偶发、环境类、干扰类疑难问题定位；

熟练使用示波器、网分、精密源载、高低温箱，可独立完成S参数、链路平衡度、应力摸底等专项测试。