ASIC设计工程师

负责GPU、Display、PCIE等IP的RTL代码的设计、验证和性能测试。

负责代码的时序分析、优化、收敛，以及功耗分析和优化。

负责代码的语法、覆盖率、多时钟域、形式验证等各项设计流程的检查。

支持Palladium、FPGA和板级的各项验证工作。

硕士或以上学历，有上述IP开发经验者优先。

计算机类或电子类相关专业，熟悉System Verilog和C++。

有良好的中英文口头和书面沟通能力，以及团队合作精神。