CPLD工程师

负责服务器单板CPLD逻辑开发、Verilog代码编写、仿真与板级调试。

负责上电时序、复位逻辑、风扇、电源、GPIO及单板状态控制逻辑设计。

配合硬件完成引脚分配、原理图评审，解决研发及试产阶段逻辑问题。

输出设计文档、测试用例，维护代码版本，保障项目稳定落地量产。

本科及以上，电子、微电子、自动化、通信等相关专业。

熟练掌握Verilog语言，熟悉Quartus开发、仿真、时序约束。

具备CPLD/FPGA独立开发调试经验，懂硬件时序与信号原理。

逻辑思维清晰，具备问题定位能力，有服务器硬件开发经验优先。