加特兰微电子科技（上海）有限公司
Analog IC Engineer/模拟芯片工程师（PLL）
岗位职责
核心职责：PLL架构与电路设计 (60%) PLL架构设计与实现 负责各类锁相环的架构设计和电路实现，包括整数/分数PLL、全数字锁相环 设计高性能压控振荡器，优化相位噪声、功耗和调谐范围 实现低噪声电荷泵和环路滤波器，确保环路稳定性和性能 设计高性能分频器和相位频率检测器 全数字PLL设计 设计数字控制振荡器，优化频率分辨率和线性度 实现高精度时间数字转换器，提升环路性能 设计数字环路滤波器，优化环路带宽和稳定性 实现自适应校准算法，补偿工艺和温度变化 先进PLL技术应用 设计应用于SerDes、雷达收发机、射频收发机等系统的PLL 实现低抖动时钟生成，满足高速接口的时序要求 设计多模式PLL，支持动态频率调整和功耗优化 实现快速锁定技术，缩短系统启动时间
全流程技术实现 (40%) 电路设计与仿真验证 熟练使用设计工具 完成电路级仿真验证，包括噪声分析和稳定性验证 执行系统级仿真，验证PLL在系统环境中的性能 分析仿真结果，识别潜在风险并提出改进建议 版图实现指导 指导版图工程师完成所负责模块的版图设计 制定版图设计规则，确保匹配性、对称性和寄生优化 参与版图评审，确保物理实现满足设计要求 完成后仿真验证，确保版图实现后的性能达标 测试与调试支持 协助制定模块测试方案，开发生产测试向量 支持芯片回片后的功能调试和性能测试 分析测试数据，协助定位和解决技术问题 整理技术文档，支持客户应用和问题排查
任职要求
专业知识与技能 核心设计技能 深入理解锁相环工作原理和各类架构特点 精通压控振荡器、电荷泵、环路滤波器等关键模块设计 熟悉全数字锁相环设计原理和实现方法 了解PLL在高速接口、射频等系统中的应用 掌握相位噪声、抖动、稳定性等关键性能分析 熟练使用设计工具 具备MATLAB/Simulink等系统建模能力 掌握Verilog-A/AMS等混合信号建模方法 优先技能 在先进工艺节点有PLL成功设计经验 有全数字锁相环的实际流片经验 熟悉高速SerDes或射频系统的PLL设计 掌握Python等脚本语言进行设计自动化
能力与素质 专业能力 能够独立负责复杂PLL的完整设计 具备从架构到量产的全流程设计能力 强大的技术分析和问题解决能力 能够指导团队成员，分享设计经验 个人素质 工作严谨细致，注重设计质量 良好的团队协作和沟通能力 积极主动，能够承担技术挑战 持续学习，关注技术发展趋势 任职资格
学历与专业 最低学历 ：硕士及以上学历 专业要求 ：微电子、电子工程、通信工程等相关专业 优先条件 ：博士学历，或在PLL领域有突出成果
工作经验 基本要求 ：5年以上模拟电路设计经验 核心经验 ： 独立完成过多个PLL的设计和流片 在先进工艺节点有PLL成功设计经验 参与过完整的产品开发周期 优先经验 ： 在SerDes、射频等高速系统中设计PLL的经验 有高性能PLL的成功量产经验 有全数字锁相环的实际项目经验
信息来自企业官方招聘渠道
OfferSeek 对公开岗位信息进行聚合、去重和结构化整理，最终申请以企业官方页面为准。