逻辑验证工程师-深圳

1. 编写模块的验证计划；

2. 完成仿真平台搭建，测试用例编写及调试；

3. 完成交付模块的功能验证，包括前仿以及后仿；

4. 协助硬件以及测试同事完成FPGA测试

1.电子类相关专业，硕士以上学历；

2.熟练掌握Verilog，System Verilog，熟悉C/C++；

3.熟悉UVM验证方法学；

4.熟悉Linux开发环境，熟练使用VIM等编辑工具；

5.熟悉常用的脚本语言（如perl，python等）；

6.良好的英文阅读能力，善于自我驱动和团队合作