CPU微架构建模工程师(J11049)

岗位介绍： 本岗位隶属于CPU架构团队，负责高性能CPU微架构行为级、性能级建模工作。基于架构规格完成流水线、缓存、子系统的高精度仿真模型开发与迭代，支撑CPU架构方案选型、性能评估、瓶颈分析、功耗优化、与 RTL 设计对齐验证，是CPU从架构定义到落地实现的核心关键岗位。 岗位职责： 配合架构师完成流水线方案设计，通过描述语言建模和仿真，实现微架构、缓存策略、带宽性能、硬件算法、软件算法、分支预测、预取策略、功耗调度、等方案验证，输出量化性能评估报告，支撑方案决策和调优。 实现行为级、性能级仿真模型，运行标准Benchmark或workload，定位IPC、访存延迟、带宽瓶颈、流水线阻塞、一致性开销等关键问题，给出架构优化建议和建模验证。 实现行为模型、性能模型与RTL设计的联合仿真，作为功能验证的金标准，帮助硬件设计、FPGA原型、硅后数据的验证收敛。同步修复模型偏差，保障建模结果可指导前端设计与后端优化。 为软件开发提供功能模型和工具链集成，为软件团队和芯片客户的开发工作提供快速仿真结果。 参与CPU+GPU系统优化工作，为定制化方案提供早期验证基础，加速技术决策。 仿真环境与工具建设：支持自动化仿真、回归测试、数据统计分析平台，完善建模规范、接口标准与文档体系，提升团队建模与迭代效率。

硕士 (3年经验)或优秀本科（5年经验）及以上学历，微电子、计算机体系结构、电子工程、集成电路等相关专业。 扎实的CPU微架构与计算机体系结构基础，深刻理解流水线、存储层次、缓存一致性、内存保序、NUMA、总线互联等核心原理。 熟悉主流CPU指令集架构（RISC-V/ARM/x86），能为高性能CPU、GPU处理器流水线搭建功能和性能模型。 熟练掌握 C++/Python，具备扎实的工程编码能力，熟悉SystemC/TLM2.0建模者优先。 了解Verilog/System Verilog，具备RTL与模型联合仿真经验，能够快速对齐设计细节和debug者优先。 具备Cache一致性协议、内存模型、片上网络NoC、功耗建模经验者优先。 熟悉Linux性能调试、性能Benchmark测试流程，具备负载特征分析与架构瓶颈定位能力。 熟悉GEM5、QEMU等至少一款主流架构仿真器，具备二次开发、模块改造与性能调优经验。 有团队管理经验和良好跨团队沟通能力者优先