IC验证工程师-无锡(J10399)

验证环境搭建：负责核心模块及子系统的验证环境规划与搭建，熟练运用UVM方法学，确保验证平台的高可靠性、可扩展性和复用性； 验证计划与执行：深入理解智算处理器架构与微架构设计需求，执行详细的验证计划，进行测试点分解、验证用例开发与回归测试； 覆盖率驱动验证：负责功能覆盖率与代码覆盖率的收集、分析与收敛，确保验证的完备性； 软硬件协同调试：根据智算处理器指令集编写测试程序，配合算法、编译器及系统软件团队，进行软硬件协同调试，确保功能正确、性能达标； 后仿与问题定位：负责门级后仿环境的搭建与用例编写，协助前端设计及后端团队定位并解决复杂的设计缺陷。

1. 01

   计算机、微电子、集成电路、电子工程或相关专业硕士及以上学历；

2. 02

   扎实的SystemVerilog和UVM验证方法学基础，能独立从零到一完成模块级或子系统级验证平台的搭建；

3. 03

   熟悉计算机体系结构、SoC架构，对AXI等常见总线协议比较了解；

4. 04

   熟练使用VCS、Verdi等主流EDA仿真与调试工具；

5. 05

   熟悉Python、C/C++或Shell等语言，脚本能力强，具备良好的编程习惯；

6. 06

   具备优秀的逻辑分析能力、跨团队沟通能力和较强的抗压能力。

优先考虑

1. 01

   有成功流片及硅后调试经验者优先；

2. 02

   熟悉PCIe、TSN、以太网等高速接口协议、SoC架构及验证方法学，有实际项目经验优先

3. 03

   熟悉有RISC-V处理器内核验证经验；有GPGPU、NPU、CPU等高性能计算类芯片验证经验者优先；

4. 04

   了解CNN、Transformer等主流AI大模型及深度学习算法原理者优先；

5. 05

   具备Formal验证或低功耗验证经验者优先；

6. 06

   有性能验证及PPA评估经验者优先。