FPGA逻辑开发工程师

1、负责PLC、运动控制器等产品的FPGA逻辑设计、编码、仿真及验证。使用 SystemVerilog 进行模块级和系统级功能仿真，编写Testbench与断言（SVA），配合仿真工具完成从RTL仿真到门级仿真的全流程验证。

2、负责工业实时以太网及高速数据通路，包括EtherCAT从站控制器（ESC）驱动、千兆MAC接口、DDR存储控制器、LVDS高速数据传输，SPI、脉冲控制、编码器反馈接口等。

3、配合算法工程师，将多轴插补、S形加减速规划、前馈PID控制环等运动控制算法在FPGA中硬件化实现或加速。

1、本科以上学历，3年以上FPGA经验，工控背景优先。

2、精通 Verilog/VHDL与SystemVerilog，熟练运用SystemVerilog，熟悉状态机、流水线设计、跨时钟域处理等设计技巧。

3、熟练使用 Altera（Intel Quartus Prime）、Gowin云源、Pango Design Suite中至少两种开发环境，精通主流仿真工具。

4、扎实的时序约束与时序优化能力。

5、扎实的数字电路基础。