SoC设计工程师(J11059)

• 负责SoC 系统集成工作，包括 CPU 子系统、片上外设及总线架构的设计与整合

• 负责 子系统 SDC 时序约束定义与收敛支持

• 负责子系统 UPF 相关文件编写及功耗策略实现

• 负责 RTL 代码检查（lint / CDC / RDC），提升设计质量

• 参与 SoC 安全启动流程设计与调试

• 与验证团队协作，支持 SoC 功能验证、系统级仿真及问题定位

• 配合后端团队完成设计交付，包括综合、时序收敛、功耗分析等问题的定位与修复

• 编写相关设计文档，保证设计可维护性

• 电子工程、微电子、计算机工程等相关专业本科及以上学历

• 具备扎实的数字电路基础，理解 SoC 架构及芯片设计流程（Front-end flow）

• 熟悉 Verilog，具备良好的 RTL 设计与阅读能力

• 熟悉 CPU 子系统集成，有RISC-V 或其他处理器集成经验优先

• 熟悉常见片上总线协议

• 熟悉常见外设集成

• 了解 SoC 启动流程（Boot flow）及基本调试方法

• 能够编写和维护 SDC 时序约束文件，具备基本时序分析能力

• 熟悉低功耗设计方法，了解并能使用 UPF

• 熟练使用工具进行 lint、CDC、RDC 检查