数字逻辑电路设计工程师-Principal Digital Logic Circuits Engineer(J20165)

数字控制逻辑设计与验证： 主导Memory存储器数字控制逻辑的架构设计，完成RTL编码与功能仿真验证，确保设计符合功能规格要求；

接口协议逻辑实现： 基于ONFI或Toggle Mode协议规范，开发接口物理层与链路层逻辑，支持DDR、NV-DDR等模式，实现命令解码器与地址参数解析功能；

ECC控制调度协同： 协同制定纠错码控制接口方案，实现LDPC或BCH引擎的调度与交互逻辑，优化面积、延迟与功耗的平衡；

跨功能模块集成： 与模拟混合信号、固件及系统架构团队合作，定义寄存器映射、中断机制及调试接口，制定阵列访问时序与电压切换窗口方案；

硅后验证与问题闭环： 参与芯片bring-up、硅后调试及性能优化，分析并解决时序、功耗及可靠性相关的问题，确保产品满足规格书要求。

教育背景与专业知识：硕士及以上学历，微电子学与集成电路、电子工程或计算机工程等相关专业；

专业技能与资格：具备Verilog/SystemVerilog编程能力，能独立完成RTL编码与功能验证，具有高精度时序控制逻辑或状态机设计经验；

行业与专业经验：具有5年以上数字IC设计经验，具备Memory或SSD控制器相关项目经验，深入理解ONFI或Toggle Mode协议规范，有实际接口IP开发或集成经验；

项目/任务成果：参与过至少2款存储芯片的数字逻辑设计项目，有成功流片并量产的存储类芯片项目经历；

其他要求：具有跨职能协作能力，能与模拟、固件、验证、测试及产品团队高效沟通，共同制定技术方案并推动问题闭环。