Array设计工程师（上海）

1. 01

   负责DRAM阵列架构（Cell Array/Wordline/Bitline/Sense amplifier）和外围控制电路（Row/Column decoder, Sense amplifiers control）的全定制电路设计。

2. 02

   负责标准化及定制化的DRAM阵列架构开发及优化。

3. 03

   负责Refresh & Row Hammer相关电路设计。

4. 04

   负责DRAM Array DFT相关模块的设计，配合测试工程师完成进行失效分析与改进，提升产品的良率。

5. 05

   配合并指导版图工程师对关键区域进行布局与优化。

6. 06

   输出整列相关的设计文档及报告。

教育背景： 微电子、集成电路、电子工程、物理电子学等相关专业，硕士及以上学历。