封装设计工程师（NPI）(J10400)

新产品开发过程中，承接FC新产品封装（QFN,DFN,SOT/TSOT 等）全流程开发,从客户需求拆解出发，评估分析各种封装的可行性，从性能和成本出发，为产品设计提供有竞争力的封装设计方案，协助研发定义新品封装信息；能够判断特殊要求产品的生产可行性，有新框架设计和判断能力；从封装设计的角度，对芯片设计过程中die pad的设计提出建议;

能够独立完成芯片产品封装设计工作，包括封装选型、Bump设计、框架/基板设计、结构设计、封装外形图设计等。

与公司内部封装设计工程师（热仿真工程师/应力仿真工程师/电磁仿真工程师等）沟通，同步封装设计需求，结合仿真结果优化打线方案、基板设计，规避热 / 应力/电磁相关失效风险；

主导与封装厂/Bump厂的全流程对接,负责新产品在封装厂的快速有效导入，前期的BOM 制定，Tooling 选取以及制程方面风险评估，解决新产品导入过程中的问题，并提供工程解决方案；

负责Wafer saw/FC/Bump制程的开发和应用，根据风险评估制定DOE/Qual计划，并协同封装厂/Bump厂进行DOE/Qual执行，包括进度的跟踪，保证产品顺利release 到量产;

负责封装/Bump工艺改进，确定工艺流程及工艺参数，制定工艺相关的流程和操作规范，提高封装良率；深度参与Bump 制程开发，结合 RDL 电镀、曝光、显影及 fanout 工艺要求，制定 bumping 制程 DOE 计划，协同 Bump 厂优化工艺参数，规避研发与量产阶段的制程风险；

对于封装可靠性失效的产品，进行分析，参与并解决和封装相关的问题;

梳理FC封装/Bump制程相关工艺规范，记录产品开发全流程数据，形成标准化开发文档，支撑后续同类产品快速导入。

会Ansys热，应力等仿真更优；

本科及以上学历

半导体，电子封装等相关专业，有电子封装热/应力项目经验；

擅长ANSYS workbench 软件， 能熟练使用热、 结构、 HFSS等模块进行可靠性分析；