FPGA开发工程师(J10683)

负责FPGA方案设计、器件选型与架构搭建及相关技术文件的编制；

使用Verilog/VHDL完成RTL设计、仿真、综合、布局布线与调试；

负责时序约束、时序分析、资源优化及问题定位；

负责FPGA接口逻辑开发与调试，配合硬件、嵌入式、软件完成板级及系统联调；

负责所设计产品量产后的技术支持工作。

硕士及以上学历，电子、通信、微电子、计算机、自动化等专业背景；

熟练掌握Verilog或VHDL，熟悉Vivado/Quartus/ModelSim等工具；

具备扎实的数字电路基础，熟悉跨时钟域、状态机、时序约束与收敛；

熟悉Xilinx/Intel等FPGA开发流程；

能阅读英文技术手册，沟通协作好，责任心强。