IC工艺开发资深工程师(J12150)

晶圆厂工艺对接管理：作为公司与晶圆代工厂的官方工艺接口，统筹对接Fab侧 PIE、WAT测试、失效分析等团队，负责工艺参数确认、设计规则问询、生产批次异常跟进、PDK 版本迭代同步等日常事务，建立标准化的问题对接与闭环跟踪机制。

新工艺导入与验证：负责新制程节点、新工艺版本的导入评估与技术验证，牵头设计工艺 DOE 试验方案，界定关键工艺窗口与器件电性参数边界，输出器件性能优化方案与工艺适配性评估报告，支撑产品工艺选型与性能指标达成。

全流程良率提升攻关：主导 WAT、CP、FT 全测试阶段的良率数据监控与分层拆解，针对低良批次开展失效模式分析与根因定位，输出完整的 8D 改善报告并跟踪落地；联动晶圆厂工艺团队推动制程参数优化，完成产品良率爬坡与量产稳定性固化。

设计端工艺风险前置管控：结合器件物理机理与制程特性，从工艺视角评审物理设计方案，识别 DFM 违规、工艺边界越限、版图结构诱发的制程可靠性风险，前置输出风险预警并反向约束后端设计规则。

工艺知识沉淀与设计赋能：为后端物理设计团队提供工艺技术支持与问题答疑，沉淀工艺约束、寄生效应边界、制程禁忌等核心技术经验，搭建并维护内部工艺知识库与设计检查清单，提升整体设计团队的工艺风险规避能力。

关键阶段驻厂支持：在项目流片关键节点、产线重大工艺异常、量产良率爬坡攻坚等阶段，按需赴晶圆厂短期驻厂，现场开展数据复盘、问题定位与跨方协调，推动重大工艺问题快速闭环。

学历背景：硕士及以上学历，微电子、半导体物理、电子工程、材料科学与工程等相关专业。

工作经验：7 年及以上主流晶圆厂原厂 PIE（工艺整合工程师）全职工作经验，拥有至少 2 个完整产品从研发流片到量产爬坡的全流程工艺跟进经验。

技术深度：精通平面MOS、FinFET器件物理原理与短沟道漏电机理，熟悉光刻、刻蚀、薄膜沉积、离子注入、CMP 等全制程模块的工艺特性与常见失效模式。

专业能力：熟练掌握 WAT 电性数据分析、良率损失拆解、失效根因定位方法论，能够独立设计工艺 DOE 试验，完成参数优化与效果验证评估。

设计协同：熟悉 DFM 设计规则、物理版图与制程工艺的耦合关系，能够联动后端设计团队开展工艺风险识别与设计优化。

综合素质：能够接受项目关键阶段的短期驻厂出差，具备优秀的跨部门 / 跨厂商推动能力、数据逻辑分析能力与抗压能力。