芯片设计工程师（南京）(J10142)

负责模块及子系统设计方案与文档撰写，确保设计满足产品规格；

完成模块RTL编码及IP集成设计，负责模块综合与时序优化；

跟踪后端时序与物理实现反馈，协同优化模块设计与代码；

支持所负责模块的验证与硬件调试，协同验证团队定位问题并保障交付质量。

熟悉Verilog、SystemVerilog及C语言，熟悉VCS、Verdi等EDA仿真调试工具，能够熟练阅读英文技术文档；

具备较强的问题分析与解决能力，逻辑思维良好，具备较强的学习能力、沟通能力及抗压能力；

具备相关项目或实习经验者优先。