芯片DFT工程师（苏州）(J10147)

参与芯片DFT方案设计，负责SCAN、MBIST、JTAG等结构的集成与验证，支持芯片可测试性设计；

负责DFT模式时序约束编写与优化，协同后端及STA团队完成时序收敛与签核；

协同前端、验证、后端及ATE测试团队，完成芯片流片、回片调试及量产测试，定位并解决测试失效问题；

负责DFT技术文档撰写，参与芯片故障分析与良率优化，持续改进DFT设计与测试方案。

熟悉数字电路与模拟电路原理，了解逻辑综合、物理设计、时序分析等中后端流程，熟悉Tcl/Perl/Python 等脚本语言；

具备较强的自驱力，拥有快速学习能力和良好沟通能力；

具备芯片项目开发经验者优先。