CPU编译器开发专家/工程师(J11044)

负责芯片RISC-V内核编译的整体架构规划（RV64架构，包括标准扩展指令和自研指令集），包括支持和优化编译器前端解析，中端优化，后端代码生成等环节，提升编译效率，目标代码性能和代码密度。 和CPU设计团队，架构建模团队对内核优化方案做出评估，仿真和实现，并基于微架构特性进行编译器优化，包括指令的调度和优化，环境的搭建和测试，分析和测试指令性能瓶颈，并能找到合理的技术路线 对接软件应用需求，支持定义自定义指令扩展，编译器对自定义指令的支持，匹配和对应的逻辑，开发对应的编译插件，intrinsic函数以及优化，确保自定义指令高效集成到编译流程，发挥自定义芯片微架构的优势。 负责RISC-V内核相关编译优化技术（指令调度、寄存器分配、循环优化、内联优化、矢量优化等）的研发与落地，根据Benchmarking团队的反馈和微架构特点，迭代调优编译效率，提升处理器性能，解决编译过程中的性能瓶颈、正确性及兼容性问题 负责RISC-V GCC/LLVM工具链的整合、裁剪与定制开发，输出稳定、高效的定制化编译器工具链版本。 结合AI GPU的发展需求，开展技术预研与可行性验证；主导编译器相关的异构编译和交叉编译开发，以及对CPU+GPU融合方案的定制。 建立并优化编译器研发流程、文档管理、代码评审机制及测试验证体系，提升团队研发效率与产品交付质量；协同内核验证、应用开发团队，提供编译器相关技术支持。

本科及以上学历，计算机科学与技术、软件工程、微电子、集成电路等相关专业，至少5年以上RISC-V/ARM编译器开发经验。硕士及以上学历者优先，有头部芯片企业、编译器研发企业工作经验者优先。 精通RISC-V架构标准（RV64、标准扩展指令集、特权级规范），深入理解编译器工作原理（前端、中端、后端机制）；熟练掌握GCC/LLVM工具链架构及开发流程，具备独立进行编译器核心模块开发、优化与调试的能力。 精通C/C++、汇编语言（RISC-V汇编优先），熟悉编译原理、数据结构与算法；具备丰富的编译器优化、代码生成相关开发经验，有RISC-V自定义指令集编译支持、矢量指令编译优化经验者优先；了解操作系统内核（Linux/RTOS）与编译器的交互机制者优先。 主导或核心参与过至少1款RISC内核编译器（或定制化工具链）的研发与量产落地项目，能独立解决编译过程中的复杂技术难题（如性能瓶颈、兼容性问题、代码正确性bug等）；有服务器级/高性能RISC-V或Arm内核编译器开发经验者优先。 具备优秀的技术文档撰写能力，能清晰输出编译器设计说明书、优化方案、测试报告等；具备较强的跨团队沟通协调能力、问题分析与解决能力，能主导技术评审与技术攻关，推动项目高效落地。