2027届歌尔之翼-版图设计岗

依据电路原理图完成模块级版图布局布线，并按设计规则开展 DRC/LVS 等物理验证，确保版图符合电路功能与工艺约束；

配合完成寄生参数提取与后仿真模型交付，为电路性能评估与迭代优化提供数据支撑；

协助完成模块间拼接、顶层布局及 Pad 环设计，识别并反馈可制造性（DFM）问题，配合 Foundry 流片整理版图交付物；

深入研读 Foundry 工艺与 PDK 文档，消化版图设计规则（DRC/LVS、天线效应、密度、ESD 等），并在设计中严格遵守。

在校系统学习过 CMOS 模拟集成电路、版图设计、半导体器件物理、半导体工艺等核心课程，熟练使用 Linux 操作系统，具备 Shell / Python / Skill 等脚本语言基础，熟练掌握 Cadence Virtuoso 版图设计工具，了解 Calibre 等 DRC/LVS 验证工具；

具有版图设计相关实习、课题研究或校园项目经验者优先，了解芯片版图设计基本原则（匹配、闩锁、ESD、密度等）；

具备良好的团队协作与跨职能沟通能力，责任心强，做事细致严谨，能承受项目交付压力；

英语能力达到CET-6者优先。