NPU设计工程师(J10923)

负责 NPU 核心模块的微架构设计与 RTL 实现，重点覆盖以下方向之一： ○ Tensor Core / 矩阵计算阵列：MAC 阵列数据通路、累加器设计、精度转换 ○ Vector Core / 向量处理单元：向量指令执行通路、激活函数硬件实现 ○ 指令解析与调度：指令译码、指令发射、依赖管理 ○ 内存子系统：片上 SRAM/Cache管理、DMA/TME

负责所设计模块的微架构 spec 编写，包括功能描述、时序规划、面积预算

熟悉 CMODEL 工作原理，能阅读、理解已有 CMODEL 代码并完成调试，配合 RTL 进行软硬件协同验证

对负责模块进行 PPA（性能、面积、功耗）量化评估与迭代优化

配合验证团队完成模块级与系统级验证，在 IP 集成阶段提供技术支持

计算机、微电子、通信等相关专业，硕士3年以上芯片设计经验

熟练掌握 Verilog / SystemVerilog，具备 RTL 级电路设计与综合经验

熟悉计算机体系结构基础，理解流水线、存储层次、数据通路设计原理

有 NPU / GPU / DSP 等加速器实际项目经验，在以下任一方向有深入参与： ○ Tensor Core / 矩阵乘阵列设计 ○ Vector Unit / SIMD 处理单元设计 ○ 指令译码、发射与调度逻辑设计 ○ 片上存储子系统 / DMA / 数据搬运通路设计 加分项： ● 熟悉 SIMD / SIMT 执行模型，有 CPU 核内设计经验（如 RISC-V / ARM pipeline） ● 熟悉 AXI / AHB / APB 等总线协议，有 SoC 集成经验 ● 有 ASIC 全流程经验（综合、STA、功耗分析、DFT） ● 了解主流 AI 框架（PyTorch / TensorFlow）及算子映射原理