模拟版图设计工程师-上海

FinFET工艺模拟版图（analog）设计开发与优化

FinFET工艺数字标准单元库（STDCELL）版图设计开发与优化

负责定制IP版图的Floor-plan，电源规划，Latch_up防护，匹配及噪声隔离方案

协助电路设计工程师进行电路寄生抽取，定位后仿问题，优化版图设计满足设计要求

完成物理验证流程（DRC/LVS/ERC/ANT/DFM等），确保一次性通过并按期交付

编写并交付版图设计规范，check-list，验证报告等技术文档

计算机、微电子、集成电路、电子信息、图形学相关专业，本科及以上学历

理解先进半导体工艺制程和基本器件原理

熟悉Cadence, Mentor Calibre, Empyrean 等相关Layout 和DRC/LVS 工具

掌握匹配，噪声，ESD，Latch-up，EM，天线效应等版图设计技巧

良好的英语读写能力，可直接阅读Foundry Design Rule，DRC Deck及IP手册