2027校招-数字后端设计工程师

1. 01

   作为初级物理设计工程师，你将在资深工程师的“1V1 Mentor带教”下，逐步深入参与芯片物理设计的全流程：

2. 02

   全流程学习与协助：参与从RTL到GDSII的数字后端设计全流程，协助完成Block级或Top-level的物理设计任务；

3. 03

   布局布线：学习并协助完成Floorplan、Power Planning、Placement、Clocking及Routing工作；

4. 04

   时序分析：协助进行静态时序分析（STA），提取时序报告，在指导下完成时序修复与优化；

5. 05

   物理验证：协助完成物理验证工作，包括DRC（设计规则检查）、LVS（版图与原理图一致性检查）及ERC；

6. 06

   功耗与面积优化：参与芯片的功耗分析（IR Drop/EM分析）及面积优化评估；

7. 07

   脚本开发：编写、维护和优化自动化流程脚本（TCL/Python等），提升团队开发效率

1. 01

   学历背景：微电子、集成电路设计、电子工程、通信、计算机等相关专业，本科及以上学历（硕士优先）；

2. 02

   熟悉数字集成电路设计流程，了解CMOS电路原理及半导体制造工艺基础；

3. 03

   具备扎实的时序基础概念，理解Setup/Hold time、Skew、Jitter等核心参数；

4. 04

   编程能力：熟悉Linux/Unix操作系统，熟练掌握至少一种脚本语言；

5. 05

   EDA工具：在校期间接触或了解主流后端EDA工具者优先（如Cadence Innovus/Genus, Synopsys ICC2/DC/PT, Siemens Calibre等）；

6. 06

   综合素质：具备极强的学习能力和抗压能力，对芯片底层技术有浓厚兴趣，踏实严谨，具备优秀的团队协作精神。

【加分项】

1. 01

   有校内流片项目经验、国家级集成电路EDA竞赛获奖经历，或在知名芯片/EDA公司有相关实习经历者优先；

2. 02

   了解低功耗设计方法学者优先；

3. 03

   熟悉Verilog/SystemVerilog，有前端设计基础者优先