兆易创新
数字设计验证工程师-2027届校招
RESPONSIBILITIES
岗位职责
1、参与芯片数字模块 RTL 设计与功能验证；
2、负责验证环境搭建、测试用例编写、功能仿真及回归分析；
3、参与问题定位、缺陷跟踪及设计/验证文档输出；
4、协同设计、验证、DFT、后端等团队完成项目开发
REQUIREMENTS
任职要求
1、微电子、集成电路、电子信息等相关专业；
2、熟悉数字电路基础、掌握 Verilog/SystemVerilog；
3、了解数字设计与验证流程、具备基础分析和调试能力；
4、熟悉 Linux 环境、具备脚本能力者优先；
5、有 FPGA、UVM、项目或实习经验者优先
信息来自企业官方招聘渠道
OfferSeek 对公开岗位信息进行聚合、去重和结构化整理，最终申请以企业官方页面为准。