兆易创新
高速接口设计工程师-2027届校招
RESPONSIBILITIES
岗位职责
设计、验证和优化用于内存产品onfi-ddr的高速 IO 电路模块；
设计、验证和优化高速接口测试电路，指导后续接口测试；
对高级模拟系统进行建模和仿真，算法开发，指导设计接口Training算法；
持续跟踪研究DRAM相关的前沿IO技术；
指导layout designer进行layout设计
REQUIREMENTS
任职要求
熟悉高速接口电路 receiver/transmitter/zq calibration/dll 设计，熟悉DDR电路优先考虑；
在通信理论和对应的DSP 概念与技术方面有扎实背景，特别CTLE、DFE、FEC、SNR等；
熟悉 EDA 设计工具，如Spectre/hspice、finesim/hsim、Virtuoso、StarRC 等；
具有使用 MATLAB进行模拟系统建模和分析的经验；
了解高频设计方法和测量技术——如 S 参数、TDR 等
信息来自企业官方招聘渠道
OfferSeek 对公开岗位信息进行聚合、去重和结构化整理，最终申请以企业官方页面为准。