Serdes模拟设计工程师(J10938)

负责高速接口PHY的模拟设计，根据Serdes系统的要求，进行高速ADC, DAC, PLL, CDR, FFE, CTLE, DFE, serializer, Deserializer等电路设计；

负责功能性能仿真和测试，优化和健全模拟/混合设计流程，指导和协助版图设计和性能优化，完成电路的后仿和调试 (post-layout simulations and tunings)，；

负责撰写设计电路相关的微架构/设计文档；

有1年以上硕士学位，高速Serdes, PLL, ADC, DAC等研发工作经验;

熟悉FinFET芯片设计流程和主流工艺制程；

熟练掌握各种模拟和数字电路设计和验证；

对模拟和数模混合电路有深入了解，深入理解 Mismatch Mitigation, Low Noise and Low Power Design 等设计技术；

有回片调试和成功量产的经验；

良好的英文书面和口头沟通能力;

积极进取，愿意接受挑战。