局部布局研发工程师(J10894)

1. 01

   该职位邀请候选人加入合见工软数字实现（Digital Implementation）研发团队，参与研发国内首款面向国产先进工艺和 3D 封装技术的布局布线（P&R）工具;

2. 02

   我们的阶段性目标是一个原生支持国内所有先进制程的设计规则违例、布局违例、时序违例的修正工具，其性能全方面超越国内竞品。我们的长期目标是一个支持国内国际所有制程的全流程数字实现工具，其在工具运行时间与处理容量以及芯片设计的性能、功耗、面积（PPA）方面，全面超越国内外竞争产品;

3. 03

   该职位要求候选人参与部署实现适用于国内先进工艺的局部布局模块和/或填充插入模块。与研发团队的同僚和产品工程师紧密协作，使用 C++ 开发高质量、高性能的大规模 EDA 软件。 并在前沿技术的基础上进行创新，以提高工具的输出指标，灵活性，吞吐量以及运行速度，以及同其它模块的协同性，以期支持数字实现工具整体的PPA的提升;

4. 04

   公司内部，与测试团队紧密合作，全面覆盖从基本功能到先进特性，到工具全方位性能的测试进程。并依据测试过程的实际反馈，参与到数字实现测试方法学的建立过程中;

5. 05

   公司外部，适时与应用工程师、产品工程师协作，解决客户在 IC 设计中遇到的复杂挑战，支持客户成功利用国产工艺与先进封装技术.

高级工程师三级 - 国内国际一流大学计算机、半导体或电子工程系研究生学历。熟练、风格先进的C++开发能力。对中大型软件工程的理解和驾驭能力。对于软件开发，算法探索调优的热情和实事求是负责任的态度。基于但不限于软件指标的数据分析能力。 一定的人际沟通能力。 EDA相关领域知识、经验，一定的基于LLM的开发经验，商用软件的开发经验，对于半导体先进工艺的了解都是加分项。